集微网消息，高性能计算和人工智能正在形成推动半导体行业快速的提升的双翼。面对摩尔定律趋近极限的挑战，3DIC Chiplet先进封装异构集成系统越来越成为产业界瞩目的焦点。这种创新的系统不仅在Chiplet的设计、封装、制造、应用等方面带来了许多突破，同时也催生了全新的Chiplet EDA平台，共同为创造下一代数字智能系统赋能。

  芯与半导体，作为国内首家推出“3DIC Chiplet先进封装设计分析全流程”EDA平台的EDA公司，10月25日于上海举办了2023芯和半导体用户大会，大会以“极速智能，创见未来”为主题，以“系统模块设计分析”为主线，以“芯和Chiplet EDA设计分析全流程EDA平台”为旗舰，以“EDA²，上海市集成电路行业协会和上海集成电路技术与产业促进中心”为指导单位，包含主旨演讲和技术分论坛两部分，主题涵盖芯片半导体与高科技系统领域的众多前沿技术、成功应用与生态合作方面的最新成果。

  爱集微有幸莅临大会现场，深切感受到芯与半导体极具有竞争力的EDA工具链，以及与众多合作伙伴所达成的“共生共赢”的美好愿景。

  于燮康首先提到，集成电路产业慢慢的变成了各国在全球高科技竞争的重点发力方向。日益严峻的地理政治学局面让我国IC产业面临诸多挑战，且对我国自主创造新兴事物的能力提出了更高的要求，他表示，令人欣慰的是国内的封装产业的有突出贡献的公司奋起直追，不断在缩小与全球领先的龙头OSAT企业的差距，带动了IC设计、制造流程的协同进步。

  于燮康进一步强调，随着HPC和AIGC对高算力的巨大需求，先进封装将成为“超越摩尔定律”的重要路径。芯与半导体自成立10多年来，从苏州吴江到上海张江，已经成长为一家具备完全自主知识产权的全产业链EDA解决方案供应商，支持先进工艺与先进封装，打造的整个产业生态尤为业界所瞩目：“要解决美国‘卡脖子’问题，我们就不能闭门造车，需要继续走开放合作的道路，生态协同特别的重要。祝愿此次大会取得圆满成功。”

  芯和半导体CEO凌峰博士带来的主题演讲首先提到了“大模型”、AIGC等概念带来和产生了海量数据，他分析，接下来三年全球的新增数据量将超过过去30年的总和，海量数据的收集、存储、分析、传输，实际上给半导体业界提供了一个巨大的机会。他强调：“如果我们仍旧是按照摩尔定律来往前走，我们做的芯片跟大算力真正的需求之间会有一个很大的落差，这个差距不是我们通过提高晶体管密度或是提高我们的封装密度所能够解决的，我们一定要从深层次来解决这一个问题。”

  他继续分析，随着超高性能计算和人工智能芯片对算力的诉求慢慢的变大，传统SoC正大步走向新型SoC（System of Chiplets）的设计。相比传统SoC，Chiplet的优势集中在更小的芯粒尺寸，带来更高的良率，并突破光罩尺寸的限制，降造成本；芯粒具有更多的工艺节点选择，可以将最佳节点实现的芯粒进行混合集成；其中还包括硅IP复用，提高研发效率，摊薄NRE成本，缩短上市周期等等。

  凌峰博士根据Chiplet的芯片案例（如AMD的EPYC Server CPU），Apple的M1 UltraMax CPU等等揭示了Chiplet实现的核心要素是EDA+IP+Packaging。他表示：“芯和的Chiplet EDA设计平台，在过去几年已被多家全球领先的芯片设计企业用来设计他们下一代面向数据中心、汽车和AR/VR市场的高性能计算芯片。未来，我们将继续与用户和生态圈合作伙伴紧密合作，解决Chiplet和高速高频系统带来的挑战。”

  芯擎科技创始人、董事长兼CEO汪凯博士带来了“以高算力车规芯片推动域控融合新趋势”为主题的演讲，他首先指出，中国将成为全世界第一大出口国，汽车芯片代替空间广阔，汽车半导体是一个能广阔发展的黄金市场。车规级芯片需求的巨大潜力与目前较低的国产化率形成了反差。

  汪凯博士对芯擎科技的车规级智能座舱芯片“龙鹰一号”做了介绍。他指出，随着全世界汽车行业向智能化冲刺，智驾和舱泊一体化作为汽车领域的两大热门趋势，迎来了极速发展的热潮。此外，他还介绍了芯擎科技汽车芯片高端处理器整体解决方案：AD系列（无人驾驶）、G系列（中央网关）、SE系列（智能座舱）、M系列（车规级MCU）和VC系列（中央级计算芯片）等等。

  紫光展锐封装设计工程部部长姚力向在场观众分享了“设计仿真合作共赢”的演讲。他介绍了目前紫光展锐的产品布局和赛道拓展，他提到，先进封装是目前企业升级产品竞争力的重要突破方向，在消费类电子主要以FCCSP/WLCSP为主，在工业电子领域主要是SiP/FCBGA为主，大多数都用在物联网/短距离通信/射频前端等等。

  姚力分析，先进封装和Chiplet对SIPI的需求变得更复杂，比如高速率信号眼图时序余量越来越小，对链路设计和仿真提出更高的要求，高级程度SiP和模组技术对高效设计和仿真提出更高挑战，系统大电流供电需求对低噪声电源的需求越来越高等等。他介绍，紫光展锐力图打造完整的封装设计体系，从仿真工程到工业研发等建设一个比较完整的实验室系统，需要和芯与半导体、通富微电等合作伙伴一起达成更完美的面向不同场景用户的整套解决方案。

  中兴微高速互联总工程师吴枫的演讲主题是“算力时代的Chiplet技术和生态发展展望”。他首先指出，就算力这个概念本身来说，用户出现了对算力多样化的需求，具体表现为业务多样化、需求多样化、场景多样化，催生了算力的workload和数据类型的多样化。那么， Chiplet架构如何在有限的资源和成本内，快速量产多种规格的算力解决方案？

  吴枫指出，Chiplet技术能降低单die面积以提升良率，设计和制程匹配以减少相关成本，IP复用可以优化资源需求等等，但他指出，Chiplet当前依然有一些局限性，如没有任何办法取代先进制程，互联标准有待完善，成本优势的实现需要很多先天条件等等，因此，3DIC带来收益的同时也带来很多挑战，比如Die的垂直方向堆叠带来的热耦合问题、电耦合问题，以及应力问题带来了测试和验证难度的不断加大。

  基于以上，他总结，Chiplet提供了通用底座，但最终的产品竞争力还要靠设计，否则就没办法发挥技术收益的。Chiplet关键技术分为三个维度，封装技术，die to die互联技术和系统协同设计：“在开发过程中，Chiplet之间需要协同设计、仿真、验证，进而提高交付质量，在这样的一个过程中EDA生态是特别的重要的。”

  清华大学集成电路学院副院长尹首一带来的演讲主题是“大算力芯片发展路径探索”。他首先提到，从2022年10月美国限制出口英伟达和AMD的高性能人工智能芯片，到2023年10月美国高性能芯片禁令升级，美国正严卡算力芯片对华出口，旨在限速中国人工智能发展。

  尹首一教授指出，影响算力的三要素涉及到一个共识性的公式：芯片算力=晶体管密度×芯片面积×算力/晶体管，这个公式涉及制造工艺、光刻口径和计算架构问题。目前要解决我国算力的优化问题，必须重新审视这个芯片算力公式，探寻突围机会。

  尹首一教授分析，计算架构和先进集成的融合能重塑芯片算力的提升空间，他归纳了几种不同的芯片可创新路径：以谷歌TPU为代表的数据流芯片，具备灵活可编程计算架构的CPU、GPU，FPGA等可重构芯片以及以三星HBM-PIM芯片为代表的存算一体芯片，以Cerebras WSE和Tesla Dojo为代表的晶圆级芯片，以英特尔Ponte Vecchio为代表的三维集成芯片。最后，尹首一教授总结，针对高算力芯片面临的利用率墙、面积墙、存储墙、功耗墙、互联墙等五大“墙”，可以逐步通过计算架构+先进集成的融合实现突破。

  在大会主旨演讲的最后，芯与半导体进行了盛大的2023EDA发布。通过研发开拓创新与客户应用支持的内外联动，芯和不断夯实三大硬核科技：差异化的仿真引擎技术、AI智能网格剖分融合技术、HPC高性能分布式计算技术，形成了从芯片、Chiplet、封装到PCB的半导体设计分析全流程EDA平台；发布了20多款EDA工具横跨12大应用解决方案，服务智能终端、通信基站、数据中心、物联网、汽车电子、新能源、工业装备7大终端行业。其中，2023年的两款旗舰产品——3DIC Chiplet 全流程设计平台和封装与PCB一站式设计平台更是屡获殊荣。

  本届大会共安排了两个分论坛，其中高速高频分论坛中，芯与半导体携积海半导体、燧原科技、中兴通讯、中航光电等用户专家分享了众多高速数字设计和射频微波设计的最新应用；而在AI-HPC-Chiplet分论坛，来自CUMEC、芯耀辉、奕成科技、瀚博半导体和奇异摩尔的专家演示了Chiplet技术在设计、分析、工艺等在人工智能、高性能计算方面的各种进展和案例。

  被称为半导体芯片之母的EDA的成功有赖于生态圈伙伴的鼎力合作，本届大会的芯和EDA生态伙伴展示区中云集了来自EDA、IP、晶圆制造、封装、测试行业的佼佼者，包括概伦电子、思尔芯、芯耀辉、芯动科技、Tower半导体、通富微电、锐杰微和罗德与施瓦茨等，他们与芯与半导体一起，共同展示了最新的产品和应用，助力用户的产品成功。

  这是一个展现中国EDA创新实力的舞台，也是一个预见下一代中国数字智能系统的舞台。通过这一个专业的技术交流平台，设计师与来自芯片设计、制造、封装等企业的专家和工程师分享设计理念和成功经验，畅享行业智慧，拥抱国内集成电路发展的新机遇。（校对/萨米）

  SiP China 2023上海站，芯与半导体再次担任大会主席并发表演讲

  上海临港新片区启动“智能汽车生态城”方案，17个汽车电子与软件重点项目签约

  机构：今年全球半导体市场约5200亿美元，同比降9.4%，明年会大幅反弹